UNIVERSITÉ DU QUÉBEC EN OUTAOUAIS

# GEN1333 : CONCEPTION DE CIRCUITS INTEGRES

## Projet de conception

## Registre multifonction d'un ordinateur

Hiver 2026

Professeur : Michel Saydé


**Membres Team_1 :**

| | Noms et prénoms | Code permanent |
|---|---|---|
| 1 | Bekobo Nguedi Ariel Toussaint | BEKA92050401 |
| 2 | Fotso Kouam Patrick Lagrace | FOTP78350502 |
| 3 | Noubouossie Dakin Blair | NOUD89280501 |
| 4 | Tahoc Wokam Durrice Lea | TAHD63260502 |

DEPARTEMENT D'INFORMATIQUE ET D'INGENIERIE (DII)


AVRIL 02 2026

## Résumer

Ce projet s'inscrit dans le cadre du cours GEN1333 – Conception de circuits intégrés, et porte sur la conception complète d'un registre multifonction de type AR (Address Register) en technologie CMOS 65 nm. L'objectif principal est de développer une description VHDL synthétisable, puis de valider le circuit à travers les différentes étapes du flot de conception numérique RTL2GDS.

Le travail a débuté par une modélisation comportementale du registre sous forme de machine à états finis, suivie de sa validation fonctionnelle à l'aide d'un banc d'essai. Par la suite, une synthèse RTL a été réalisée avec l'outil Cadence Genus afin d'obtenir une implémentation en portes logiques. Le design a ensuite été simulé après synthèse afin de vérifier son comportement en présence de délais de propagation.

Dans une étape ultérieure, le circuit a été soumis au placement et routage avec l'outil Innovus, permettant d'obtenir une implémentation physique réaliste. Enfin, une simulation post-placement a été effectuée pour valider le fonctionnement du circuit en tenant compte des effets physiques et des délais réels.

Les résultats obtenus démontrent que le registre conçu respecte les spécifications fonctionnelles et temporelles à toutes les étapes du flot de conception, confirmant ainsi la validité de l'architecture proposée.

# Table des matières

Résumer ..... 2
Table des figures ..... 4
Table des tableaux ..... 5
Introduction ..... 6
1. Simulation fonctionnelle de description VHDL synthétisable ..... 6
1.1 Introduction ..... 6
1.2 Description du registre AR ..... 6
1.3 Modélisation et conception ..... 7
1.4 Conception du Test Bench ..... 7
1.5 Validation fonctionnelle ..... 7
1.6 Conclusion de la partie ..... 8
2. Synthèse RTL ..... 8
2.1 Introduction ..... 8
2.2 Environnement et outils utilisés ..... 9
2.3 Processus de synthèse ..... 9
2.4 Résultats de la synthèse ..... 9
- Report design ..... 9
- Report area ..... 9
- Report power ..... 10
- Report timing ..... 10
- Report qor ..... 10
2.5 Difficultés rencontrées et solution ..... 10
2.6 Conclusion de la partie ..... 11
3. Simulation post-synthèse ..... 11
3.1 Objectif ..... 11
3.2 Fichiers utilisés ..... 11
3.3 Préparation de la simulation ..... 11
3.4 Élaboration et simulation ..... 12
3.5 Résultats obtenus ,difficultés rencontrées et solution ..... 12
3.6 Analyse ..... 12
3.7 Conclusion de la partie ..... 13
4. Placement et routage du circuit synthétisé ..... 13

4.1 Objectif ..... 13
4.2 Fichiers utilisés ..... 13
4.3 Étapes réalisées ..... 13
4.4 Résultats obtenus ..... 14
4.5 Analyse ..... 15
4.6 Importance de l'étape ..... 15
4.7 Conclusion de la partie ..... 15
5. Simulation post-placement et routage ..... 15
5.1 Objectif ..... 15
5.2 Fichiers utilisés ..... 16
5.3 Préparation de la simulation ..... 16
5.4 Élaboration et simulation ..... 16
5.5 Résultats obtenus ..... 17
5.6 Analyse ..... 17
5.7 Importance de l'étape ..... 17
5.8 Conclusion de la partie ..... 18
Conclusion générale ..... 19
Références bibliographiques ..... 20
Annexe ..... 21

## Table des figures

Figure 1:Bloc diagramme du registre AR générique a 4 bits ..... 6
Figure 2:Waveform Window complet, Simulation Fonctionnelle ..... 8
Figure 3:Waveform Window complet,Simulation post synthèse ..... 12
Figure 4:Layout post-placement et routage ..... 14
Figure 5:Vue schématique du registre multifonction ..... 21
Figure 6:Lecture du fichier SDC dans Genus ..... 22
Figure 7:Vue schématique après synthèse générique (syn_gen) ..... 22
Figure 8:Vue schématique après synthèse (syn_map) ..... 23
Figure 9:Capture report design ..... 23
Figure 10:Capture report power ..... 24
Figure 11:Rapport des paramètres physiques (report_ple) ..... 24
Figure 12:Rapport de surface (report area) ..... 24
Figure 13:Rapport de timing (report_timing) – Chemin critique ..... 25
Figure 14:Rapport de vérification lint du timing (report timing -lint) ..... 25
Figure 15:Capture report qor (Quality of results) ..... 26

Figure 16:Rapport des portes utilisées (report gates) ....27
Figure 17:Rapport des horloges (report clocks) ....27
Figure 18:Vue schématique après optimisation (syn_opt) ....28
Figure 19:Vérification des règles DFT (check_dft_rules) ....28
Figure 20: Rapport d'analyse multi-mode (report_analysis) ....29
Figure 21:Génération des fichiers de sortie (SDF, SDC, Verilog) ....29
Figure 22:Rapport des messages (report messages) ....30
Figure 23:Environnement de simulation post-synthèse (NCLaunch) ....30
Figure 24:Compilation et élaboration de la simulation ....31
Figure 25: Lancement de la simulation (ncsim) ....31
Figure 26:Définition des dimensions du floorplan ....32
Figure 27:Routage de l'alimentation (Power Routing) ....32
Figure 28:Vue du placement des cellules ....33
Figure 29:Rapport final d'optimisation (optDesign Final Summary) ....33
Figure 30:Placement et routage du registre AR dans Innovus ....34
Figure 31:Vérification de connectivité (Verify Connectivity) ....34
Figure 32:Vérification géométrique (Verify Geometry) ....35
Figure 33:Rapport de vérification du design – Statistiques (checkDesign) ....35
Figure 34:Rapport de vérification du design – Règles de conception ....36
Figure 35:Schematique view apres le placement et routage ....36
Figure 36:Rapport de synthèse du design (summaryReport) – Informations générales ....37
Figure 37:Capture report timing apres le placement et routage ....38
Figure 38:Stimuli appliqués ....38
Figure 39:Code VHDL AR_Registre ....39
Figure 40:Code AR_registre Test bench ....40
Figure 41: Contenues fichier .SDC ....41
Figure 42:Netlist généréeapres la synthèse ....42

## Table des tableaux

Tableau 1 : Tables de fonctionnement du registre ....7

# Introduction

Dans le domaine de la conception des circuits intégrés numériques, la maîtrise du flot de conception allant de la description comportementale jusqu'à l'implémentation physique est essentielle. Ce projet s'inscrit dans cette démarche en proposant la conception complète d'un registre AR (Address Register), composant fondamental dans l'architecture des ordinateurs.

Le registre AR joue un rôle clé dans le stockage temporaire des adresses mémoire lors de l'exécution des instructions. Dans ce projet, il s'agit d'un registre multifonction de 4 bits capable d'effectuer plusieurs opérations, notamment la conservation de l'état, le décalage, la réinitialisation synchrone, la décrémentation et le chargement parallèle, en fonction de signaux de contrôle.

L'objectif principal est de concevoir ce registre en utilisant une description VHDL synthétisable conforme aux standards industriels, puis de valider son fonctionnement à travers les différentes étapes du flot de conception RTL2GDS. Ces étapes incluent la simulation fonctionnelle, la synthèse RTL, la simulation post-synthèse, le placement et routage, ainsi que la simulation post-placement.

Ce rapport présente de manière structurée chacune de ces étapes, en mettant en évidence les outils utilisés, les résultats obtenus et les validations effectuées. L'ensemble du travail vise à démontrer la cohérence et la robustesse du design proposé, depuis sa conception jusqu'à son implémentation physique.

# 1. Simulation fonctionnelle de description VHDL synthétisable

## 1.1 Introduction

Cette première partie porte sur la conception et la validation fonctionnelle du registre AR (Address Register) à l'aide d'une description VHDL synthétisable. Elle correspond au préprojet réalisé en amont et constitue la base du flot de conception numérique.

L'objectif principal est de modéliser le comportement du registre, de décrire son fonctionnement en VHDL selon une approche RTL, puis de valider son comportement à l'aide d'un banc d'essai (Test Bench). Cette étape est essentielle afin de garantir que le circuit respecte les spécifications avant de passer aux phases de synthèse et d'implémentation physique.

## 1.2 Description du registre AR

Le registre AR conçu dans ce projet est un registre multifonction synchrone de 4 bits, cadencé sur le front montant de l'horloge. Son fonctionnement repose sur trois signaux de contrôle (m2, m1, m0) qui déterminent l'opération à effectuer.





*Figure 1:Bloc diagramme du registre AR générique a 4 bits*

Le registre possède des entrées parallèles (e3, e2, e1, e0) ainsi qu'une entrée série utilisée lors des opérations de décalage. Les sorties du registre sont notées Z3 à Z0.

Les différentes opérations réalisées par le registre sont les suivantes :

- Conservation de l'état (Hold)
- Décalage à gauche
- Réinitialisation synchrone
- Décrémentation par 3
- Chargement parallèle

Chaque opération est déclenchée au front montant de l'horloge, garantissant un comportement entièrement synchrone.

## 1.3 Modélisation et conception

Le registre AR a été modélisé sous forme d'une machine à états finis (FSM) de type Moore. Dans ce modèle, les sorties dépendent uniquement de l'état courant du système, tandis que les entrées de contrôle influencent uniquement les transitions vers les états suivants. Étant donné que le registre est codé sur 4 bits, il possède 16 états possibles (de 0000 à 1111). Les transitions entre ces états sont définies en fonction des signaux de contrôle (m2, m1, m0), conformément à la table de fonctionnement.

La description VHDL a été réalisée selon une approche RTL en utilisant un processus synchrone déclenché sur le front montant de l'horloge. Cette approche garantit un comportement déterministe et compatible avec les outils de synthèse industrielle.

## 1.4 Conception du Test Bench

Afin de valider le fonctionnement du registre, un banc d'essai (Test Bench) a été développé. Celui-ci permet de générer automatiquement les signaux d'entrée et d'observer les sorties du registre. Une horloge de période fixe est générée, et les différentes combinaisons des signaux de contrôle sont appliquées de manière séquentielle. Chaque opération est testée individuellement afin de vérifier son comportement sans interférence avec les autres.

Cette stratégie permet de simplifier l'analyse des résultats et de garantir une validation complète des fonctionnalités du registre.

## 1.5 Validation fonctionnelle

| m2 | m1 | m0 | Opération |
|---|---|---|---|
| 0 | 0 | 0 | Conservation de l'état (Hold) |
| 0 | 0 | 1 | Décalage à gauche |
| 0 | 1 | x | Reset synchrone (0000) |
| 1 | 0 | x | Décrémentation par 3 |
| 1 | 1 | x | Chargement parallèle |

*Tableau 1 : Tables de fonctionnement du registre*





*Figure 2:Waveform Window complet, Simulation Fonctionnelle*

La validation fonctionnelle a permis de vérifier l'ensemble des opérations du registre :

- Le reset synchrone ramène correctement la sortie à 0000 au front montant suivant.
- Le chargement parallèle permet de transférer les données d'entrée vers la sortie.
- Le mode Hold conserve l'état du registre sans modification.
- Le décalage à gauche effectue correctement la translation des bits avec prise en compte de l'entrée série.
- La décrémentation par 3 respecte l'arithmétique modulo 16, y compris en cas de dépassement.

Les chronogrammes obtenus confirment que toutes les transitions se produisent uniquement au front montant de l'horloge, sans comportement indésirable.

### 1.6 Conclusion de la partie

L'ensemble des résultats obtenus valide le bon fonctionnement du registre AR conformément aux spécifications définies. La description VHDL est correcte, synthétisable et respecte les principes de conception des circuits synchrones.

Cette étape constitue une base solide pour les phases suivantes du projet, notamment la synthèse RTL et l'implémentation physique.

# 2. Synthèse RTL

### 2.1 Introduction

Cette partie du projet porte sur la synthèse RTL du registre AR précédemment conçu en VHDL. L'objectif de cette étape est de transformer la description comportementale du circuit en une implémentation logique composée de portes standard, en utilisant une bibliothèque technologique cible.

La synthèse permet également de vérifier que le design respecte les contraintes temporelles et structurelles définies, tout en fournissant des informations importantes telles que la surface occupée, le nombre de cellules utilisées et les performances globales du circuit.

## 2.2 Environnement et outils utilisés

La synthèse a été réalisée à l'aide de l'outil Cadence Genus, en utilisant une bibliothèque technologique CMOS 65 nm fournie par TSMC. Cette bibliothèque contient les modèles des cellules logiques standards utilisées pour l'implémentation physique du circuit.

Les fichiers nécessaires à la synthèse comprennent :

- Le fichier VHDL du registre AR
- Un fichier de contraintes temporelles (SDC)
- Les bibliothèques technologiques (.lib et .lef)

Les contraintes définies incluent notamment la période de l'horloge ainsi que les incertitudes associées, permettant d'évaluer le comportement temporel du circuit dans des conditions réalistes.

## 2.3 Processus de synthèse

Le processus de synthèse s'est déroulé en plusieurs étapes successives.

Dans un premier temps, le code VHDL a été importé dans l'environnement Genus à l'aide de la commande read_hdl, suivi de l'étape d'élaboration permettant de construire la représentation interne du design.

Une fois le design élaboré, les contraintes temporelles ont été appliquées à l'aide du fichier SDC. Ces contraintes définissent notamment la fréquence de fonctionnement du circuit et les marges de sécurité associées.

La synthèse proprement dite a ensuite été effectuée en deux phases :

- La synthèse générique (syn_gen), qui transforme le design en une représentation logique indépendante de la technologie ( figure 7)
- Le mappage technologique (syn_map), qui associe les éléments logiques aux cellules de la bibliothèque cible ( figure 8)

Enfin, plusieurs rapports ont été générés afin d'évaluer la qualité du design.

## 2.4 Résultats de la synthèse

Les résultats obtenus à l'issue de la synthèse montrent que le design respecte les contraintes imposées.

- ### Report design

Le rapport de design comme illustre la figure 9, montre que le circuit ne présente aucune violation des contraintes de conception. Les règles de transition maximale, de capacité maximale et de fanout sont respectées. Cela confirme que le design est conforme aux contraintes technologiques imposées.

- ### Report area

Comme illustre la figure 12, le circuit contient un total de 22 cellules logiques, dont 4 séquentielles et 18 combinatoires. La surface logique est de 79.200, tandis que la surface des interconnexions est de 83.238, donnant une surface totale de 162.438. Cela montre que les interconnexions occupent une part importante de la surface globale du circuit.

Ces résultats montrent que le circuit est relativement compact et optimisé en termes de ressources matérielles.

- Report power

Le rapport de puissance comme illustre la figure 10, montre que la consommation totale du circuit est de 16781.586 nW, composée principalement de la puissance dynamique (15010.386 nW) et d'une contribution plus faible de la puissance statique ou de fuite (1771.201 nW).

La dominance de la puissance dynamique est normale, car elle dépend de l'activité du circuit (commutations des signaux). La puissance de fuite reste relativement faible, ce qui indique une bonne efficacité énergétique du design. Étant donné le nombre limité de cellules (22), la consommation globale du circuit reste modérée.

Cela confirme que le circuit est optimisé en termes de consommation, avec une activité logique maîtrisée.

- Report timing

Le rapport de timing comme illustre la figure 13, indique un Slack positif (≈ 9201 ps), ce qui signifie qu'aucune violation temporelle n'est présente. Le circuit respecte donc les contraintes de synchronisation imposées par l'horloge. Aucun chemin critique problématique n'a été détecté (TNS = 0, nombre de chemins violés = 0).

- Report qor

Comme illustre la figure 15, Le rapport QoR (Quality of Results) confirme que le circuit respecte toutes les contraintes de conception. Le Slack positif (9201.3 ps) indique une large marge temporelle. Le design ne présente aucune violation (0 chemins violés). Le circuit est composé de 22 cellules, avec une surface totale de 162.438. Le fanout maximal est de 5, ce qui reste acceptable. Globalement, la qualité de synthèse est très satisfaisante.

Le design synthétisé a ensuite été exporté sous forme de fichiers nécessaires aux étapes suivantes :

- Un fichier Verilog (netlist synthétisée)
- Un fichier SDF contenant les délais de propagation
- Un fichier SDC mis à jour

## 2.5 Difficultés rencontrées et solution

Lors de la réalisation de cette étape, certaines difficultés ont été rencontrées, notamment lors de la génération des fichiers de sortie.

Une erreur est apparue lors de la commande d'écriture du fichier Verilog (write_hdl), liée à un problème de chemin ou de droits d'accès au répertoire. Cette erreur a été résolue en vérifiant le répertoire de travail et en relançant correctement la commande dans un dossier valide.

Par ailleurs, l'utilisation d'un script de synthèse généré automatiquement a nécessité des ajustements manuels, notamment pour définir correctement le nom du design et les chemins vers les bibliothèques technologiques.

Ces corrections ont permis de finaliser avec succès la synthèse du registre AR.

### 2.6 Conclusion de la partie

La synthèse RTL du registre AR a été réalisée avec succès. Le design obtenu est conforme aux spécifications fonctionnelles et respecte les contraintes imposées.

Les résultats montrent que le circuit est optimisé en termes de surface et ne présente aucune violation majeure, ce qui valide sa qualité avant les étapes d'implémentation physique.

Le design est désormais prêt pour la simulation post-synthèse et les étapes ultérieures du flot de conception.

## 3. Simulation post-synthèse

### 3.1 Objectif

L'objectif de cette étape est de valider le fonctionnement du circuit après la synthèse RTL, en tenant compte des portes logiques réelles générées par l'outil Cadence Genus.

Contrairement à la simulation fonctionnelle (RTL), cette simulation permet de :

- Vérifier que le comportement reste correct après transformation en netlist structurelle
- Observer les effets des délais de propagation (SDF)
- Détecter d'éventuelles erreurs introduites lors de la synthèse

### 3.2 Fichiers utilisés

Les fichiers nécessaires pour cette simulation sont :

- Netlist Verilog synthétisée : AR_register_m.v
- Fichier de délais : AR_register_net.sdf
- Bibliothèque technologique : tcbn65gplus.v
- Testbench : AR_register_tb.v
- Fichier de commande SDF : sdf.cmd

### 3.3 Préparation de la simulation

Avant de lancer la simulation avec Cadence NClaunch, plusieurs étapes ont été réalisées :

- Ajout de la directive :

`timescale 1ns / 10ps

- Compilation du fichier SDF :

ncsdfc AR_register_net.sdf

- Compilation des fichiers Verilog :

ncvlog tcbn65gplus.v
ncvlog AR_register_m.v
ncvlog AR_register_tb.v

## 3.4 Élaboration et simulation

L'élaboration du design avec annotation des délais :

ncelab -access +wc -sdf_cmd_file sdf.cmd worklib.AR_register_tb

Puis lancement de la simulation :

ncsim worklib.AR_register_tb

Les signaux suivants ont été observés dans la fenêtre Waveform : clk ,reset ,entrées (m0, m1, m2, e) , sortie Z .

## 3.5 Résultats obtenus ,difficultés rencontrées et solution





*Figure 3:Waveform Window complet,Simulation post synthèse*

Les résultats montrent que :

- Le registre fonctionne correctement après synthèse
- Les sorties suivent bien les entrées en respectant la logique du circuit
- Les délais de propagation sont visibles dans les transitions des signaux
- Aucun comportement erroné n'a été observé

Cependant, certaines difficultés ont été rencontrées :

- Erreurs initiales de cellules non reconnues (DFD1, AO22D0, etc.)
  ➜ corrigées en ajoutant la bibliothèque tcbn65gplus.v
- Warnings SDF (SDFNEP)
  ➜ liés à des chemins non utilisés, sans impact sur la simulation globale

## 3.6 Analyse

La simulation post-synthèse confirme que le circuit fonctionne correctement après transformation en portes logiques. Des délais de propagation apparaissent, rendant la simulation plus réaliste que le RTL. L'annotation SDF permet d'intégrer ces délais, sans affecter le comportement global du circuit.

### 3.7 Conclusion de la partie

La simulation post-synthèse a permis de valider le bon fonctionnement du registre en conditions plus proches du matériel réel.

Elle constitue une étape clé avant le passage au placement et routage, où des effets physiques supplémentaires seront introduits.

## 4. Placement et routage du circuit synthétisé

### 4.1 Objectif

L'objectif de cette étape est de transformer le circuit synthétisé en une implémentation physique réelle, en utilisant l'outil Cadence Innovus.

Cette étape consiste principalement à :

- Positionner les cellules logiques sur la puce (placement)
- Réaliser les connexions physiques entre ces cellules (routage)
- Prendre en compte les contraintes physiques (délais, congestion, surface)

### 4.2 Fichiers utilisés

Les fichiers nécessaires pour le placement et routage sont :

- Netlist issue de la synthèse : AR_register_m.v
- Fichier de contraintes : AR_register_m.sdc
- Bibliothèque physique (LEF)
- Bibliothèque technologique (lib)

Ces fichiers permettent à Cadence Innovus de générer une représentation physique du circuit.

### 4.3 Étapes réalisées

Le flot de conception physique a été exécuté selon les étapes suivantes :

**1. Initialisation du design**

- Chargement de la netlist et des bibliothèques
- Définition des contraintes temporelles

**2. Floorplanning**

- Définition de la surface du circuit
- Placement initial des blocs

**3. Placement**

- Positionnement des cellules logiques

- Optimisation pour réduire les délais

**4. Routage**

- Connexion des cellules via les interconnexions métalliques
- Respect des règles de fabrication

**5. Extraction des délais**

- Génération du fichier : ar_register_pr.sdf
- Génération du fichier netlist après P&R : ar_register_pr.v

## 4.4 Résultats obtenus





*Figure 4:Layout post-placement et routage*

Cette figure représente le layout physique du registre AR_register après les étapes de placement et de routage réalisées avec l'outil Innovus. On observe la disposition des cellules standards ainsi que les interconnexions métalliques reliant les différents blocs logiques.

Les zones bleues correspondent aux rails d'alimentation (VDD/VSS), assurant la distribution de l'énergie électrique dans tout le circuit. Les lignes rouges représentent les pistes métalliques utilisées pour le routage vertical des signaux, tandis que les lignes vertes correspondent aux connexions horizontales entre les différentes cellules. Ces interconnexions permettent la transmission des signaux logiques à travers le circuit. Les petits blocs blancs représentent les cellules standards (portes logiques et registres), qui constituent les éléments de base du circuit numérique. Leur positionnement est optimisé afin de réduire les délais de propagation et améliorer les performances globales.

Le routage des signaux est réalisé de manière efficace, sans congestion apparente, et les rails d'alimentation sont correctement distribués, garantissant un fonctionnement fiable du circuit. La faible densité du placement indique une bonne utilisation de l'espace pour un design de taille modérée.

Cette étape confirme que le circuit est non seulement fonctionnel, mais également réalisable physiquement dans une technologie CMOS 65 nm.

À l'issue du placement et routage, les fichiers suivants ont été obtenus :

- ar_register_pr.v → netlist après placement et routage
- ar_register_pr.sdf → délais réels incluant interconnexions

Ces fichiers intègrent :

- Les délais des portes logiques
- Les délais des interconnexions physiques
- Les effets liés à la technologie utilisée

### 4.5 Analyse

Cette étape, contrairement à la synthèse seule, introduit une représentation plus réaliste du circuit en tenant compte des contraintes physiques de fabrication (layout) ainsi que des délais supplémentaires causés par les interconnexions. Le circuit reste fonctionnel, mais ses performances temporelles sont désormais influencées par plusieurs facteurs, notamment la longueur des interconnexions, le placement des cellules et la congestion du routage.

Le rapport de timing après placement et routage indique que la contrainte de setup est respectée (MET), avec un Slack positif de 9.047 ns, ce qui signifie que le signal arrive largement avant le temps requis. Le délai de propagation du chemin critique est de 0.839 ns, légèrement supérieur à celui obtenu lors de la synthèse en raison des interconnexions physiques ajoutées lors du routage. Malgré cette augmentation, le Slack élevé confirme que le circuit dispose d'une grande marge temporelle et respecte pleinement les contraintes, validant ainsi sa robustesse dans des conditions proches de l'implémentation réelle.

### 4.6 Importance de l'étape

Le placement et routage est une étape critique car :

- Il transforme un design logique en circuit fabricable
- Il permet d'obtenir une estimation réelle des performances
- Il prépare directement la simulation finale (post-placement)

### 4.7 Conclusion de la partie

Le placement et routage a permis d'obtenir une version physique du circuit, intégrant les contraintes réelles de fabrication.

Les fichiers générés seront utilisés dans la prochaine étape pour effectuer une simulation post-placement et routage, afin de valider définitivement le fonctionnement du circuit.

## 5. Simulation post-placement et routage

### 5.1 Objectif

L'objectif de cette étape est de valider le fonctionnement final du circuit après placement et routage, en tenant compte de tous les effets physiques introduits lors de l'implémentation avec Cadence Innovus.

Cette simulation est la plus réaliste, car elle inclut :

- Les délais des portes logiques
- Les délais des interconnexions
- Les effets liés à la technologie

## 5.2 Fichiers utilisés

Les fichiers utilisés pour cette étape sont :

- **Netlist après placement et routage** : ar_register_pr.v
- **Fichier de délais SDF** : ar_register_pr.sdf
- **Bibliothèque technologique** : tcbn65gplus.v
- **Testbench** : AR_register_tb.v
- **Fichier de configuration SDF** : sdf.cmd

## 5.3 Préparation de la simulation

Les étapes suivantes ont été réalisées :

**1. Ajout de la directive temporelle**

Dans le fichier Verilog : `timescale 1ns / 10ps

**2. Compilation du fichier SDF** ncsdfc ar_register_pr.sdf

**3. Compilation des fichiers Verilog**

ncvlog tcbn65gplus.v
ncvlog ar_register_pr.v
ncvlog AR_register_tb.v

## 5.4 Élaboration et simulation

**Élaboration avec annotation des délais**

ncelab -access +wc -sdf_cmd_file sdf.cmd worklib.AR_register

**Lancement de la simulation**

ncsim worklib.AR_register

**Stimuli appliqués** (figure 38)

## 5.5 Résultats obtenus





*Figure 5:Waveform Window complet,Simulation post placement et routage*

Les observations montrent que :

- Le circuit fonctionne correctement après placement et routage
- Les transitions des signaux présentent des délais plus réalistes
- Le comportement respecte la logique attendue

## 5.6 Analyse

La simulation post-placement et routage a été réalisée en appliquant différents scénarios de fonctionnement au registre. Les signaux de contrôle (m2, m1, m0) ont permis de tester les différents modes du registre, incluant le chargement parallèle, le décalage série et les autres configurations logiques.

Les résultats observés dans les chronogrammes montrent que le registre fonctionne correctement dans tous les modes testés. Toutefois, comparativement à la simulation post-synthèse, des délais supplémentaires sont visibles au niveau des transitions, dus à l'annotation des délais SDF.

Une variation de la fréquence de l'horloge a également permis d'évaluer les limites de fonctionnement du circuit, confirmant l'impact des contraintes physiques sur les performances temporelles.

## 5.7 Importance de l'étape

Cette étape est essentielle car elle :

- Valide le circuit avant fabrication
- Permet d'identifier des problèmes de timing
- Donne une vision réaliste du comportement du système

## 5.8 Conclusion de la partie

La simulation post-placement et routage confirme que le circuit est correctement conçu et implémenté.

Les résultats obtenus montrent que le système respecte les contraintes fonctionnelles et temporelles, même après intégration des effets physiques.

Cette étape constitue la validation finale du design avant une éventuelle fabrication.

## Conclusion générale

Ce projet de conception de circuits intégrés a permis de parcourir l'ensemble du flot de conception numérique, depuis la description comportementale jusqu'à la validation finale après placement et routage.

Dans un premier temps, la simulation fonctionnelle a permis de valider le comportement logique du circuit à partir d'une description VHDL synthétisable. Cette étape a servi de référence pour toutes les validations ultérieures.

Ensuite, la synthèse RTL, réalisée avec Cadence Genus, a permis de transformer la description comportementale en une netlist composée de portes logiques. Les contraintes temporelles ont été prises en compte afin d'optimiser les performances du circuit.

La simulation post-synthèse a ensuite confirmé que le circuit conserve un comportement correct après transformation structurelle, tout en introduisant les premiers délais liés aux portes logiques.

Par la suite, l'étape de placement et routage, effectuée avec Cadence Innovus, a permis d'obtenir une implémentation physique réaliste du circuit. Cette étape a introduit des effets supplémentaires liés aux interconnexions et aux contraintes de fabrication.

Enfin, la simulation post-placement et routage a constitué la validation finale du design. Elle a permis de vérifier que le circuit fonctionne correctement dans des conditions proches de la réalité, en intégrant l'ensemble des délais physiques. Les résultats obtenus montrent que le système respecte les spécifications fonctionnelles et temporelles, malgré la complexité accrue du modèle.

Ce projet a également permis de développer des compétences importantes, notamment :

- La maîtrise des outils de conception numérique (Genus, NClaunch, Innovus)
- La compréhension du flot complet de conception ASIC
- L'analyse des contraintes temporelles et des délais de propagation
- La résolution de problèmes liés aux erreurs de simulation et de synthèse

En conclusion, ce travail a démontré l'importance de chaque étape du flot de conception et leur complémentarité. Il met en évidence que la validation progressive du design est essentielle pour garantir un circuit fiable et performant avant sa fabrication.

# Références bibliographiques

[1] Cadence Design Systems, *Cadence Genus Synthesis Solution User Guide*, *Cadence Innovus Implementation System User Guide*, *Cadence NCLaunch and NCSim User Manuals*, Cadence Design Systems, San Jose, CA, USA, 2018–2026.

[2] TSMC, *TSMC 65 nm CMOS Standard Cell Library (tcbn65gplus): Liberty (.lib), Verilog, and LEF Files Documentation*, Taiwan Semiconductor Manufacturing Company, Hsinchu, Taiwan, 2006–2020.

[3] Université du Québec en Outaouais, Département d'informatique et d'ingénierie, *GEN1333 – Conception de circuits intégrés : Notes de cours, travaux pratiques et projets (TP1 à TP5)*, Gatineau, QC, Canada, 2026.

[4] Institute of Electrical and Electronics Engineers, *IEEE Standard for Standard Delay Format (SDF) for the Electronic Design Process*, IEEE Std 1497-2001, 2001.

[5] N. H. E. Weste and D. Harris, *CMOS VLSI Design: A Circuits and Systems Perspective*, 4th ed., Boston, MA, USA: Addison-Wesley, 2011.

# Annexe

## Simulation fonctionnelle de description VHDL synthétisable





*Figure 6:Représentation graphique de notre FSM*

Cet organigramme décrit le comportement du registre multifonction synchronisé sur le front montant de l'horloge. Selon les bits de sélection m1 et m0, le registre effectue quatre opérations différentes : chargement parallèle des entrées e3...e0 (m1=1, m0=1), décrémentation de 3 (m1=1, m0=0), décalage logique à gauche (m1=0, m0=1), ou maintien de la valeur (m1=0, m0=0). Une remise à zéro synchrone (Z <= 0000) est également prévue.

## Synthèse RTL




*Figure 5:Vue schématique du registre multifonction*

Cette capture d'écran montre la vue schématique (Schematic View) du registre multifonction dans l'outil Innovus. La zone principale affiche le schéma électrique du registre, représentant les interconnexions entre les portes logiques et les cellules standards issues de la synthèse. Cette vue a été utilisée pour vérifier la connectivité du design après le placement et le routage.

```
@genus:root: 14> read_sdc ./AR_register.sdc
  Setting attribute of clock 'clk': 'clock_setup_uncertainty' = 100.0 100.0
  Setting attribute of clock 'clk': 'clock_hold_uncertainty' = 30.0 30.0
           Reading file '/home/tahd02/gen1333/Synthese/AR_register.sdc'
Statistics for commands executed by read_sdc:
 "all_inputs"               - successful      1 , failed      0 (runtime  0.00)
 "all_outputs"              - successful      2 , failed      0 (runtime  0.00)
 "create_clock"             - successful      1 , failed      0 (runtime  0.00)
 "get_clocks"               - successful      2 , failed      0 (runtime  0.00)
 "get_ports"                - successful      2 , failed      0 (runtime  0.00)
 "remove_from_collection"   - successful      1 , failed      0 (runtime  0.00)
 "set_input_delay"          - successful      1 , failed      0 (runtime  0.00)
 "set_load"                 - successful      1 , failed      0 (runtime  0.00)
 "set_load_unit"            - successful      1 , failed      0 (runtime  0.00)
 "set_operating_conditions" - successful      1 , failed      0 (runtime  0.00)
 "set_output_delay"         - successful      1 , failed      0 (runtime  0.00)
 "set_time_unit"            - successful      1 , failed      0 (runtime  0.00)
Total runtime 0.0
@genus:root: 15>
```

*Figure 6:Lecture du fichier SDC dans Genus*

Cette capture montre la console de l'outil Genus lors de la lecture du fichier de contraintes SDC (AR_register.sdc).

Les commandes exécutées avec succès incluent la création de l'horloge (create_clock), la définition des incertitudes d'horloge (clock_setup_uncertainty, clock_hold_uncertainty), ainsi que les délais d'entrée/sortie (set_input_delay, set_output_delay) et la charge (set_load). L'absence d'erreurs indique que le fichier SDC a été correctement interprété par l'outil.




*Figure 7:Vue schématique après synthèse générique (syn_gen)*

Cette capture montre la vue schématique du registre après l'étape de "syn_gen" dans Genus. Cette étape correspond à la synthèse générique où le code HDL est transformé en un réseau de composants génériques

indépendants de la technologie (additionneurs, multiplexeurs, comparateurs, etc.). Le schéma représente une représentation intermédiaire avant le mappage technologique vers les cellules spécifiques de la bibliothèque TSMC 65nm.




*Figure 8:Vue schématique après synthèse (syn_map)*

Cette capture montre la vue schématique du registre après l'étape de "syn_map" dans Genus. À ce stade, le code Verilog a été mappé aux cellules logiques de base de la bibliothèque technologique (portes AND, OR, NOT, bascules, etc.). Le schéma représente l'implémentation netlistée du registre où chaque opération (chargement parallèle, décrémentation, décalage, hold) est traduite en interconnexions de portes logiques standards.

```
@genus:root: 21> report design
        Initializing DRC engine.
============================================================
  Generated by:           Genus(TM) Synthesis Solution 18.10-p003_1
  Generated on:           Mar 26 2026  12:21:13 pm
  Module:                 AR_register
  Operating conditions:   BCCOM
  Interconnect mode:      global
  Area mode:              physical library
============================================================

Max_transition design rule: no violations.


Max_capacitance design rule: no violations.


Max_fanout design rule: no constraints.
```

*Figure 9:Capture report design*

Cette capture montre que le circuit ne présente aucune violation des contraintes de conception. Les règles de transition maximale, de capacité maximale et de fanout sont respectées. Cela confirme que le design est conforme aux contraintes technologiques imposées.





*Figure 10:Capture report power*

Cette capture montre le rapport de consommation énergétique (report power) du registre AR_register généré par Genus après synthèse. Le registre est composé de 22 cellules. La consommation totale est de 16,78 µW, se décomposant en 1,77 µW de puissance de fuite (leakage) et 15,01 µW de puissance dynamique (dynamic). Les conditions d'opération utilisées sont BCCOM (Best Case Commercial).





*Figure 11:Rapport des paramètres physiques (report_ple)*

Cette capture montre le rapport des paramètres physiques (report ple) du registre AR_register généré par Genus. Les informations affichées incluent les bibliothèques technologiques utilisées (tcbn65gplusbc), les conditions d'opération (BCCOM), ainsi que les paramètres d'interconnexion : facteur d'aspect (1,00), facteur de rétrécissement (1,00), résistance et capacitance par unité de longueur (1,00), et résistance des vias (1,00). La taille du site est également spécifiée (2,00 µm). Ces paramètres sont utilisés pour l'estimation des délais et de la puissance lors de la synthèse.





*Figure 12:Rapport de surface (report area)*

Cette capture montre le rapport de surface (report area) du registre AR_register généré par Genus après synthèse. Le design est composé de 22 instances. La surface totale occupée est de 162,44 µm², se décomposant en 79,20 µm² de surface cellulaire (Cell Area) et 83,24 µm² de surface d'interconnexion (Net Area). Ces valeurs sont basées sur la bibliothèque technologique tcbn65gplusbc et les conditions d'opération BCCOM.





*Figure 13:Rapport de timing (report_timing) – Chemin critique*

Cette capture montre le rapport de timing (report timing) du registre AR_register généré par Genus. Le chemin critique présenté concerne une vérification de type Setup (temps d'établissement) entre l'entrée m1 et la bascule reg_reg[3]. L'horloge clk a une période de 10000 ps. Le Slack calculé est de 9201 ps, ce qui est positif et indique que les contraintes de timing sont respectées. Le rapport détaille chaque cellule traversée (INVD1, AN2XD1, INR3D0, MOAI22D1, AO221D0, DFQD1) avec leurs délais respectifs (en ps), leur fanout, leur charge capacitive et leur transition.





*Figure 14:Rapport de vérification lint du timing (report timing -lint)*

Cette capture montre le rapport de vérification lint du timing (report timing -lint) pour le registre AR_register. L'outil a identifié 8 avertissements concernant les entrées sans conducteur externe ou transition définie (Inputs without external driver/transition), incluant les ports e[0], e[1], e[2] et 5 autres. Cela signifie que la transition sur ces ports est supposée nulle par défaut. Aucune autre anomalie majeure n'a été détectée (absence d'horloges non connectées, de multiples conducteurs sur un même net, etc.), indiquant que le design est globalement sain du point de vue des règles de timing.






*Figure 15:Capture report qor (Quality of results)*

Cette capture montre le rapport QoR (report qor) du registre AR_register généré par Genus. Les indicateurs clés de performance sont : une période d'horloge de 10000 ps, un slack de 9201,3 ps (positif, donc timing respecté), un TNS (Total Negative Slack) de 0,0 et aucun chemin critique. Le design contient 22 instances (4 séquentielles, 18 combinatoires). La surface totale est de 162,44 µm² (79,20 µm² de cellules, 83,24 µm² d'interconnexions). Le fanout maximum est de 5 (sur Z[0]) et le temps d'exécution total est de 513 secondes.



```
@genus:root: 22> report gates
====================================================
  Generated by:           Genus(TM) Synthesis Solution 18.10-p003_1
  Generated on:           Mar 26 2026  12:21:39 pm
  Module:                 AR_register
  Operating conditions:   BCCOM
  Interconnect mode:      global
  Area mode:              physical library
====================================================



  Gate    Instances   Area       Library
-----------------------------------------------
AN2XD1            2   4.320    tcbn65gplusbc
AO21D1            1   2.520    tcbn65gplusbc
AO221D0           4  14.400    tcbn65gplusbc
AO22D0            2   5.760    tcbn65gplusbc
AOI222D0          1   3.600    tcbn65gplusbc
DFKSND1           1   9.000    tcbn65gplusbc
DFQD1             3  20.520    tcbn65gplusbc
HA1D0             1   5.760    tcbn65gplusbc
INR3D0            2   5.040    tcbn65gplusbc
INVD1             3   3.240    tcbn65gplusbc
MOAI22D1          1   2.880    tcbn65gplusbc
NR3D0             1   2.160    tcbn65gplusbc
-----------------------------------------------
total            22  79.200


     Type      Instances  Area  Area %
----------------------------------------
sequential             4 29.520   37.3
inverter               3  3.240    4.1
logic                 15 46.440   58.6
physical_cells         0  0.000    0.0
----------------------------------------
total                 22 79.200  100.0

@genus:root: 23>
```

*Figure 16:Rapport des portes utilisées (report gates)*

Cette capture montre le détail des portes logiques (report gates) utilisées pour implémenter le registre AR_register. Le design totalise 22 instances, réparties en 12 types de cellules issues de la bibliothèque tcbn65gplusbc. Les cellules les plus utilisées sont les AO221D0 (4 instances) et les DFQD1 (3 bascules). La surface totale des cellules est de 79,20 µm². La répartition par type montre : 37,3% de cellules séquentielles (4 bascules), 58,6% de cellules logiques combinatoires (15 instances) et 4,1% d'inverseurs (3 instances).



```
@genus:root: 24> report clocks
====================================================
  Generated by:           Genus(TM) Synthesis Solution 18.10-p003_1
  Generated on:           Mar 26 2026  12:22:34 pm
  Module:                 AR_register
  Operating conditions:   BCCOM
  Interconnect mode:      global
  Area mode:              physical library
====================================================


  Clock Description
  -----------------

  Clock                            Clock    Source     No of
  Name    Period   Rise    Fall    Domain  Pin/Port  Registers
-------------------------------------------------------------
  clk     10000.0   0.0   5000.0   domain_1   clk            4

  Clock Network Latency / Setup Uncertainty
  -----------------------------------------

         Network   Network   Source   Source     Setup        Setup
Clock    Latency   Latency  Latency  Latency  Uncertainty  Uncertainty
 Name     Rise      Fall     Rise     Fall       Rise         Fall
-------------------------------------------------------------------
clk         0.0       0.0      0.0      0.0        100.0        100.0

  Clock Relationship (with uncertainty & latency)
  -----------------------------------------------

  From    To    R->R     R->F     F->R     F->F
-----------------------------------------------
  clk    clk   9900.0   4900.0   4900.0   9900.0
@genus:root: 25>
```

*Figure 17:Rapport des horloges (report clocks)*

Cette capture montre le rapport des horloges (report clocks) pour le registre AR_register. L'horloge unique nommée clk possède une période de 10000 ps, avec un front montant à 0 ps et un front descendant à 5000 ps. Elle contrôle 4 registres séquentiels. L'incertitude de setup (setup uncertainty) est de 100 ps pour les fronts montants et descendants. Les latences de réseau et de source sont nulles. Le tableau des relations d'horloge montre les écarts entre fronts après prise en compte des incertitudes et latences (ex : 9900 ps entre deux fronts montants successifs).




*Figure 18:Vue schématique après optimisation (syn_opt)*

Cette capture montre la vue schématique du registre après l'étape d'optimisation (syn_opt) dans Genus. À ce stade, l'outil a appliqué des techniques d'optimation telles que le repliement de logique, le partage de ressources, l'élimination des chemins critiques et le redimensionnement des cellules pour améliorer les performances (timing), réduire la surface (area) ou diminuer la consommation énergétique (power). Le schéma final représente la netlist optimisée et prête pour le placement et routage dans Innovus.

```
    Identified 124 valid usable scan cells
  Checking DFT rules for clock pins
Info    : Added DFT object. [DFT-100]
        : Added test clock domain 'clk'.
Info    : Added DFT object. [DFT-100]
        : Added test clock 'clk'.
      Traced or defined DFT clock: clk in domain: clk at pin clk
  Checking DFT rules for async. pins
  Checking DFT rules for shift registers.
Detected 0 DFT rule violation(s)
        Summary of check_dft_rules
        **************************
        Number of usable scan cells: 124
Clock Rule Violations:
----------------------
          Internally driven clock net: 0
              Tied constant clock net: 0
                  Undriven clock net: 0
        Conflicting async & clock net: 0
                    Misc. clock net: 0

Async. set/reset Rule Violations:
---------------------------------
        Internally driven async net: 0
              Tied active async net: 0
                 Undriven async net: 0
                    Misc. async net: 0

   Total number of DFT violations: 0

  Total number of Test Clock Domains: 1
      DFT Test Clock Domain: clk
        Test Clock 'clk' (Positive edge) has   4 registers
  Number of user specified non-Scan registers:   0
      Number of registers that fail DFT rules:   0
      Number of registers that pass DFT rules:   4
  Percentage of total registers that are scannable: 100%


Warning : Clock Gating Integrated cells have been avoided in the technology libraries. [DFT-325]
        : Usable clock gating cells found but avoided in Library
        : DFT logic in some cases may require Clock Gating Integrated cells to correctly build the scan structures.  Cl
ock Gating Integrated cells should be made usable prior to mapping the design or when inserting DFT logic into a mapped
 design.
0
@genus:root: 28>
```

*Figure 19:Vérification des règles DFT (check_dft_rules)*

Cette capture montre le rapport de vérification des règles DFT (Design for Test) après identification des cellules scan dans le registre. L'outil a identifié 124 cellules scan valides (bien que le registre n'en contienne que 4, il s'agit probablement d'une vue plus large du design). Aucune violation des règles DFT n'a été détectée : 0 violation sur les horloges, 0 sur les asynchrones. Les 4 registres sont scannables (100%). Un avertissement signale toutefois que des cellules d'intégration de gating d'horloge (Clock Gating Integrated cells) sont disponibles dans la bibliothèque mais ont été évitées.





*Figure 20: Rapport d'analyse multi-mode (report_analysis)*

Cette capture montre le rapport d'analyse multi-mode (report_analysis) pour le registre AR_register. Il détaille la configuration des vues d'analyse utilisées pour la synthèse. La vue default_emulate_view utilise le coin de retard default_emulate_delay_corner avec la bibliothèque de timing tcbn65gplusbc.lib (conditions BCCOM). Le coin RC utilise une table de capacité (captable) pour l'extraction des parasitaires. La température est fixée à 0°C et le fichier de contraintes SDC chargé est ./AR_register.sdc.






*Figure 21:Génération des fichiers de sortie (SDF, SDC, Verilog)*

Cette capture montre les commandes de génération des fichiers de sortie après synthèse. Trois fichiers sont créés : AR_register_net.sdf (fichier de délais standard contenant les informations de timing), AR_register_m.sdc (fichier de contraintes SDC exporté), et AR_register_m.v (netlist Verilog finale). Des avertissements sont émis concernant les options par défaut pour -setuphold et -recrem qui ont changé dans cette version de l'outil, recommandant de spécifier explicitement l'option split pour conserver le comportement antérieur.



```
@genus:root: 27> report messages
  ===============
   Message Summary
  ===============

--------------------------------------------------------------------------------------------------
|    Id    |  Sev    |Count |                                Message Text                          |
--------------------------------------------------------------------------------------------------
| CDFG-738 |Info     |    4 |Common subexpression eliminated.                                      |
| CDFG-739 |Info     |    4 |Common subexpression kept.                                            |
| CFM-1    |Info     |    1 |Wrote dofile.                                                         |
| CFM-212  |Info     |    1 |Forcing flat compare.                                                 |
| CFM-5    |Info     |    1 |Wrote formal verification information.                                |
| CWD-19   |Info     |    6 |An implementation was inferred.                                       |
| CWD-36   |Info     |    6 |Sorted the set of valid implementations for synthetic operator.       |
| DFT-100  |Info     |    2 |Added DFT object.                                                     |
| DFT-325  |Warning  |    1 |Clock Gating Integrated cells have been avoided in the technology libraries.
|          |         |      | DFT logic in some cases may require Clock Gating Integrated cells to correctly build
|          |         |      | the scan structures.  Clock Gating Integrated cells should be made usable prior to
|          |         |      | mapping the design or when inserting DFT logic into a mapped design.
| DPOPT-1  |Info     |    1 |Optimizing datapath logic.                                            |
| DPOPT-2  |Info     |    1 |Done optimizing datapath logic.                                       |
| DPOPT-3  |Info     |    1 |Implementing datapath configurations.                                 |
| DPOPT-4  |Info     |    1 |Done implementing datapath configurations.                            |
| DPOPT-6  |Info     |    1 |Pre-processed datapath logic.                                         |
| ELAB-1   |Info     |    1 |Elaborating Design.                                                   |
| ELAB-3   |Info     |    1 |Done Elaborating Design.                                              |
| ELAB-5   |Info     |    1 |Binding to architecture.                                              |
| GB-6     |Info     |    1 |A datapath component has been ungrouped.                              |
| LBR-101  |Warning  |    4 |Unusable clock gating integrated cell.
|          |         |      |To use the cell in clock gating, Set cell attribute 'dont_use' false in the library.
| LBR-155  |Info     |   20 |Mismatch in unateness between 'timing_sense' attribute and the function.
|          |         |      |The 'timing_sense' attribute will be respected.
| LBR-161  |Info     |    1 |Setting the maximum print count of this message to 10 if information_level is less
|          |         |      | than 9.
| LBR-162  |Info     |   20 |Both 'pos_unate' and 'neg_unate' timing_sense arcs have been processed.
|          |         |      |Setting the 'timing_sense' to non_unate.
| LBR-40   |Info     |    1 |An unsupported construct was detected in this library.
|          |         |      |Check to see if this construct is really needed for synthesis. Many liberty
|          |         |      | constructs are not actually required.
| LBR-41   |Info     |    1 |An output library pin lacks a function attribute.
|          |         |      |If the remainder of this library cell's semantic checks are successful, it will be
|          |         |      | considered as a timing-model
|          |         |      | (because one of its outputs does not have a valid function.
| LBR-412  |Info     |    1 |Created nominal operating condition.
|          |         |      |The nominal operating condition represents either the nominal PVT values if specified
|          |         |      | in the library source, or the default PVT values (1.0, 1.0, 1.0).
| LBR-415  |Info     |    7 |Found unusable library cells.
|          |         |      |For more information, refer to 'Cells Identified as Unusable' in the 'User Guide'.
|          |         |      | The reason why a cell is considered unusable is stored in the 'unusable_reason'
|          |         |      | libcell attribute.
| LBR-436  |Info     |   20 |Could not find an attribute in the library.
| LBR-518  |Info     |    1 |Missing a function attribute in the output pin definition.
| LBR-9    |Warning  |   20 |Library cell has no output pins defined.
|          |         |      |Add the missing output pin(s)
|          |         |      | , then reload the library. Otherwise, the library cell will be marked as unusable
|          |         |      | and as timing model.
| PHYS-12  |Warning  |    4 |The variant range of wire parameters is too large.
|          |         |      |Check the consistency of the parameters.
| PHYS-752 |Info     |    2 |Partition Based Synthesis execution skipped.
| SYNTH-1  |Info     |    1 |Synthesizing.
| SYNTH-2  |Info     |    1 |Done synthesizing.
| SYNTH-4  |Info     |    1 |Mapping.
| SYNTH-5  |Info     |    1 |Done mapping.
| SYNTH-7  |Info     |    1 |Incrementally optimizing.
| SYNTH-8  |Info     |    1 |Done incrementally optimizing.
| VHDL-639 |Warning  |    1 |Initial values are ignored for synthesis.
|          |         |      |The specified construct has no effect on synthesis. In some cases
|          |         |      | (such as 'after' clauses in signal assignments)
|          |         |      | may cause a mismatch between and simulation.
| WSDF-104 |Warning  |    2 |Default value for an option has changed in this release.
|          |         |      |Specify the option explicitly.
--------------------------------------------------------------------------------------------------
```

*Figure 22:Rapport des messages (report messages)*

Cette capture montre le résumé des messages générés par Genus lors de la synthèse du registre AR_register. Au total, l'outil a émis plusieurs catégories de messages (Info, Warning). Les avertissements notables incluent : l'absence de cellules d'intégration de gating d'horloge (DFT-325, LBR-101), des cellules de bibliothèque inutilisables (LBR-415), des paramètres de fil incohérents (PHYS-12), et des valeurs initiales ignorées en synthèse (VHDL-639). Les messages d'information confirment les étapes clés : élaboration (ELAB-1,3), synthèse (SYNTH-1,2), mappage (SYNTH-4,5) et optimisation incrémentale (SYNTH-7,8).

### Simulation Post Synthèse





*Figure 23:Environnement de simulation post-synthèse (NCLaunch)*

Cette capture montre l'environnement NCLaunch de Cadence pour la simulation post-synthèse du registre AR_register. Le répertoire contient les fichiers nécessaires : la netlist synthétisée (AR_register_m.v), le banc de test (AR_register_tb.v), le fichier SDF de délais (AR_register_net.sdf), et la bibliothèque technologique (tcbn65gplus.v). La simulation est configurée pour utiliser les outils ncvlog (compilation), ncelab (élaboration) et ncsim (simulation).





*Figure 24:Compilation et élaboration de la simulation*

Cette capture montre l'exécution des commandes de compilation (ncsdfc, ncvlog, ncelab) pour la simulation post-synthèse. Le fichier SDF est compilé avec ncsdfc. Les fichiers Verilog (bibliothèque technologique, netlist synthétisée, banc de test) sont compilés avec ncvlog. Des avertissements concernant des caractères non imprimables dans le banc de test sont signalés. L'élaboration (ncelab) avec annotation SDF présente des avertissements sur le format du fichier de commande SDF.





*Figure 25: Lancement de la simulation (ncsim)*

Cette capture montre le lancement de la simulation avec ncsim en mode graphique. La commande run 200ns exécute la simulation sur 200 nanosecondes. Une base de données SHM (waves.shm) est créée pour visualiser les formes d'onde. La simulation s'arrête à 90 ns à la suite d'un stop explicite. L'interface SimVision est lancée pour permettre l'analyse des résultats.

## Placement et routage





*Figure 26:Définition des dimensions du floorplan*

Cette capture montre la fenêtre de configuration des dimensions du plan de niveau (Floorplan) dans Innovus. Les paramètres définis sont : une largeur de 12,46 µm et une hauteur de 9 µm pour le core et la puce (Die). Le taux d'utilisation du core (Core Utilization) est de 69,98%. Les marges entre le core et les limites de la puce sont de 5 µm sur chaque côté (gauche, droite, haut, bas). L'origine du floorplan est placée au coin inférieur gauche et l'unité de mesure est le micron.





*Figure 27:Routage de l'alimentation (Power Routing)*

Cette capture montre le résultat du routage de l'alimentation (power routing) dans Innovus. Le rapport indique que 12 ports du core ont été routés et 6 connexions "Followpin" ont été créées. La mise à jour de la base de données montre la création de 18 éléments sur la couche M1 (Métal 1) et 12 vias VIA1. Aucune suppression n'a été effectuée. Les broches des cellules standards sont correctement définies comme "USE POWER" ou "USE GROUND". Le temps d'exécution est quasi instantané.





*Figure 28:Vue du placement des cellules*

Cette capture montre une vue partielle du placement des cellules standards du registre AR_register dans Innovus.

On distingue les bascules reg_reg[0], reg_reg[1], reg_reg[2], reg_reg[3] ainsi que d'autres cellules logiques (ex: p781). Les rails d'alimentation VDD et VSS sont visibles en haut et en bas, encadrant les cellules. Des valeurs numériques (ex: 1474, 3772, 8780) correspondent probablement aux coordonnées ou à des identifiants de cellules.

```
------------------------------------------------------------
     optDesign Final Summary
------------------------------------------------------------

Setup views included:
 worst_analysis

+--------------------+---------+---------+---------+
|     Setup mode     |   all   | reg2reg | default |
+--------------------+---------+---------+---------+
|           WNS (ns):|  9.021  |  9.303  |  9.021  |
|           TNS (ns):|  0.000  |  0.000  |  0.000  |
|    Violating Paths:|    0    |    0    |    0    |
|          All Paths:|    9    |    5    |    9    |
+--------------------+---------+---------+---------+

+----------------+-------------------------------+------------------+
|                |              Real             |       Total      |
|    DRVs        +------------------+------------+------------------|
|                |  Nr nets(terms)  | Worst Vio  |  Nr nets(terms)  |
+----------------+------------------+------------+------------------+
|   max_cap      |      0 (0)       |   0.000    |      0 (0)       |
|   max_tran     |      0 (0)       |   0.000    |      0 (0)       |
|   max_fanout   |      0 (0)       |     0      |      0 (0)       |
|   max_length   |      0 (0)       |     0      |      0 (0)       |
+----------------+------------------+------------+------------------+

Density: 69.206%
Routing Overflow: 0.00% H and 0.00% V
------------------------------------------------------------
**optDesign ... cpu = 0:00:04, real = 0:00:13, mem = 992.8M, totSessionCpu=0:00:57 **
*** Finished optDesign ***
Info: Destroy the CCOpt slew target map.
Removing temporary dont_use automatically set for cells with technology sites with no row.
innovus 8>
```

*Figure 29:Rapport final d'optimisation (optDesign Final Summary)*

Cette capture montre le résumé final de l'optimisation post-routage dans Innovus. Les résultats de timing en mode Setup (pire cas) indiquent : un WNS (Worst Negative Slack) de 9,021 ns, un TNS (Total Negative Slack) de 0,000 ns, et aucun chemin violant (0). Les contraintes DRV (Design Rule Violations) sont toutes à zéro (capacité, transition, fanout, longueur). La densité du design est de 69,2% et il n'y a aucun débordement de routage (0% horizontal et vertical). L'optimisation a pris 13 secondes.





*Figure 30:Placement et routage du registre AR dans Innovus*

Cette figure présente le layout final du circuit après les étapes de placement et de routage.

Les lignes rouges représentent les interconnexions verticales (métal), tandis que les lignes vertes correspondent aux connexions horizontales entre les différentes cellules logiques. Les zones bleues indiquent les rails d'alimentation VDD et VSS.

```
******** Start: VERIFY CONNECTIVITY ********
Start Time: Tue Mar 31 18:24:41 2026

Design Name: AR_register
Database Units: 2000
Design Boundary: (0.0000, 0.0000) (22.6000, 19.0000)
Error Limit = 1000; Warning Limit = 50
Check all nets

Begin Summary
  Found no problems or warnings.
End Summary

End Time: Tue Mar 31 18:24:41 2026
Time Elapsed: 0:00:00.0
```

*Figure 31:Vérification de connectivité (Verify Connectivity)*

Cette capture montre le résultat de la vérification de connectivité dans Innovus. Le rapport indique "Found no problems or warnings" (aucun problème ni avertissement détecté). La vérification a été effectuée sur le design AR_register avec des limites de conception de (0,0) à (22,6, 19,0) en microns. Aucune violation de connectivité n'a été trouvée, confirmant que toutes les interconnexions entre les cellules sont correctes.





*Figure 32:Vérification géométrique (Verify Geometry)*

Cette capture montre le résultat de la vérification géométrique dans Innovus. Contrairement à la vérification de connectivité, 178 violations ont été détectées, se décomposant en : 18 violations "SameNet", 131 violations "Wiring" et 29 "Short". Un avertissement indique que la commande verifyGeometry est obsolète et sera remplacée par verify_drc dans les versions futures. Ces violations géométriques devront être corrigées avant la génération du fichier GDS2 pour la fabrication.





*Figure 33:Rapport de vérification du design – Statistiques (checkDesign)*

Cette capture montre le rapport de vérification du design dans Innovus. Le registre AR_register contient 64 instances de cellules standards, 35 nets, et une surface totale de cellules de 113,40 µm². Le nombre moyen de broches par net est de 2,97, avec un maximum de 6. Le design possède 13 ports E/S (9 entrées, 4 sorties). Un avertissement signale que 13 ports sont connectés directement aux instances du core (sans pads E/S).

```
------ Design Rule Checking:

Number of Output Pins connect to Power/Ground *: 0
Number of Insts with Input Pins tied together ?: 0
Number of TieHi/Lo term nets not connected to instance's PG terms ?: 0
Number of Input/InOut Floating Pins            : 0
Number of Output Floating Pins                 : 0
Number of Output Term Marked TieHi/Lo         *: 0

Number of nets with tri-state drivers          : 0
Number of nets with parallel drivers           : 0
Number of nets with multiple drivers           : 0
Number of nets with no driver (No FanIn)       : 0
Number of Output Floating nets (No FanOut)     : 1
Number of High Fanout nets (>50)               : 0
**WARN: (IMPREPO-213):  There are 13 I/O Pins connected to Non-IO Insts.
Checking routing tracks.....
Checking other grids.....
Checking FINFET Grid is on Manufacture Grid.....

Checking core/die box is on Grid.....

Checking snap rule ......

Checking Row is on grid......

Checking AreaIO row.....
Checking routing blockage.....
Checking components.....
Checking constraints (guide/region/fence).....
Checking groups.....
Checking Ptn Core Box.....

Checking Preroutes.....
No. of regular pre-routes not on tracks : 0
 Design check done.
Report saved in file checkDesign/AR_register.main.htm.ascii.

*** Summary of all messages that are not suppressed in this session:
Severity  ID               Count  Summary
WARNING   IMPREPO-202          1  There are %d Ports connected to core ins...
WARNING   IMPREPO-213          1  There are %d I/O Pins connected to Non-I...
*** Message Summary: 2 warning(s), 0 error(s)

innovus 10>
```

*Figure 34:Rapport de vérification du design – Règles de conception*

Cette capture poursuit le rapport de vérification du design. Aucune violation majeure n'est détectée : pas de broches de sortie connectées à l'alimentation, pas de broches flottantes, pas de conducteurs multiples sur un même net. Un seul net flottant (sans fanout) est signalé. La vérification des grilles (routing tracks, rows, grids) est conforme. Deux avertissements sont résumés concernant les ports connectés au core et les broches E/S connectées à des instances non-E/S. Aucune erreur n'est rapportée.





*Figure 35:Schematique view apres le placement et routage*

Cette figure présente la vue schématique du circuit après le placement et routage (Place & Route). Contrairement à la description RTL initiale, cette représentation montre l'implémentation physique réelle

du design en utilisant des cellules standards de la bibliothèque technologique telles que des portes logiques (AO22, AN2, NR3, INV) et des bascules D. Le circuit conserve son comportement fonctionnel, mais la structure interne est optimisée pour répondre aux contraintes de performance, de surface et de consommation. Cette vue permet également d'identifier les chemins critiques entre les bascules, qui influencent directement les performances temporelles du circuit, notamment le slack observé dans les rapports de timing.

```
############################################################
# Generated by:     Cadence Innovus 18.10-p002_1
# OS:               Linux x86_64(Host ID stc-server)
# Generated on:     Tue Mar 31 18:52:13 2026
# Design: /TD>      AR_register
# Command:          summaryReport -outdir summaryReport
############################################################
```

**Design Summary Report**

**General Design Information**


| | |
|---|---|
| Design Status | Routed |
| Design Name | AR_register |
| # Instances | 64 |
| # Hard Macros | 0 |
| # Std Cells | 64 |
| # Pads | 0 |
| # Net | 35 |
| # Special Net | 2 |
| # IO Pins | 13 |
| # Pins | 91 |
| # PG Pins | 128 |
| Average Pins Per Net(Signal) | 2.600 |

**General Library Information**

| | |
|---|---|
| # Routing Layers | 10 |
| # Masterslice Layers | 1 |
| # Pin Layers | 3 |
| # Layers | 22 |
| # Pins without Physical Port | 0 |
| # Pins in Library without Timing Lib | 72 |
| # Pins Missing Direction | 0 |
| Antenna Summary Report | For more information click here |
| # Cells Missing LEF Info | 0 |
| # Cells with Dimension Errors | 0 |

*Figure 36:Rapport de synthèse du design (summaryReport) – Informations générales*

Cette capture montre le rapport de synthèse (summaryReport) généré par Innovus pour le registre AR_register. Le statut du design est "Routé" (Routed). Il contient 64 instances (toutes des cellules standards), 35 nets (dont 2 spéciaux pour l'alimentation), et 13 broches E/S. Le nombre total de broches (pins) est de 91, avec 128 broches dédiées à l'alimentation (PG Pins). La bibliothèque technologique utilise 10 couches de routage. Aucune cellule ne manque d'information LEF ou n'a d'erreur dimensionnelle.



```
innovus 4> report_timing
#------------------------------------------------------------
#  Generated by:      Cadence Innovus 18.10-p002_1
#  OS:                Linux x86_64(Host ID stc-server)
#  Generated on:      Thu Apr  2 19:39:20 2026
#  Design:            AR_register
#  Command:           report_timing
#------------------------------------------------------------
Path 1: MET Setup Check with Pin reg_reg[3]/CP
Endpoint:   reg_reg[3]/D (v) checked with  leading edge of 'clk'
Beginpoint: m0           (^) triggered by  leading edge of 'clk'
Path Groups: {clk}
Analysis View: worst_analysis
Other End Arrival Time          0.000
- Setup                         0.014
+ Phase Shift                  10.000
- Uncertainty                   0.100
= Required Time                 9.886
- Arrival Time                  0.839
= Slack Time                    9.047
     Clock Rise Edge                     0.000
     + Input Delay                       0.500
     = Beginpoint Arrival Time           0.500
     +-------------------------------------------------------------------+
     |  Instance  |     Arc      |  Cell   | Delay | Arrival | Required |
     |            |              |         |       |  Time   |   Time   |
     |------------+--------------+---------+-------+---------+----------|
     |            | m0 ^         |         |       |   0.500 |    9.547 |
     | g783__7118 | A3 ^ -> ZN v | NR3D0   | 0.036 |   0.536 |    9.583 |
     | g774__9682 | C v -> Z v   | AO221D0 | 0.176 |   0.712 |    9.760 |
     | g768__8780 | A1 v -> Z v  | AO221D0 | 0.126 |   0.839 |    9.886 |
     | reg_reg[3] | D v          | DFQD1   | 0.000 |   0.839 |    9.886 |
     +-------------------------------------------------------------------+
```

*Figure 37:Capture report timing apres le placement et routage*

La figure 37 présente le rapport de timing après les étapes de placement et de routage. L'analyse montre un temps requis de 9.886 ns et un temps d'arrivée de 0.839 ns, ce qui donne un slack positif de 9.047 ns. Ce résultat indique que le circuit respecte largement les contraintes temporelles imposées, sans aucune violation de timing. La marge importante observée démontre que le chemin critique est très rapide et que l'optimisation effectuée lors du placement et du routage est efficace. Par conséquent, le circuit peut potentiellement fonctionner à une fréquence plus élevée que celle initialement spécifiée. Cette marge de timing importante offre une flexibilité pour des optimisations futures, telles qu'une augmentation de la fréquence d'horloge ou l'ajout de fonctionnalités supplémentaires sans compromettre les performances.

### Simulation post-placement et routage

```
ncsim>
ncsim> source /CMC/tools/cadence/INCISIVE15.20.054_lnx86/tools/inca/files/ncsimrc
ncsim> force clk 0 -after 0ns 1 -after 5ns -repeat 10ns
database -open waves -into waves.shm -default
probe -create -shm AR_register.clk AR_register.m2 AR_register.m1 AR_register.m0 AR_register.e AR_regi
ster.serial_in AR_register.Z
force clk 0 -after 0ns 1 -after 5ns -repeat 10ns
Created default SHM database waves
ncsim> Created probe 1
ncsim> ncsim> force m2 0
force m1 1
force m0 0
run 20ns
ncsim> ncsim> Ran until 20 NS + 0
ncsim> force m2 1
force m1 1
force e 4'b1010
run 20ns
ncsim> ncsim> ncsim> Ran until 40 NS + 0
ncsim> force m2 0
force m1 0
force m0 1
force serial_in 1
run 20ns
ncsim> ncsim> ncsim> ncsim> Ran until 60 NS + 0
ncsim> force m2 1
force m1 0
run 20ns
ncsim> ncsim> Ran until 80 NS + 0
ncsim> force clk 0 -after 0ns 1 -after 1ns -repeat 2ns
run 20ns
ncsim> Ran until 100 NS + 0
ncsim> force clk 0 -after 0ns 1 -after 0.2ns -repeat 0.4ns
ncsim> force serial_in 1 -after 4ns 0 -after 5ns
ncsim>
```

*Figure 38:Stimuli appliqués*

La figure présente les stimuli appliqués lors de la simulation post placement et routage. Les signaux de contrôle (m0, m2) sont initialisés afin de configurer le mode de fonctionnement du circuit. Le signal d'horloge est généré à l'aide de commandes périodiques, avec différentes fréquences afin d'évaluer le comportement du système sous diverses contraintes temporelles. Une entrée série (serial_in) est également appliquée pour tester la propagation des données à travers le registre. La simulation est exécutée sur plusieurs cycles d'horloge, permettant de valider le bon fonctionnement du circuit dans des conditions proches de l'implémentation physique réelle. L'utilisation de différentes fréquences d'horloge permet de vérifier la robustesse temporelle du circuit et de confirmer les résultats obtenus dans le rapport de timing.

### Code VHDL

AR_register.vhd

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity AR_register is
    port(
        clk : in std_logic;
        m2, m1, m0 : in std_logic;
        e : in std_logic_vector(3 downto 0);
        serial_in : in std_logic;
        Z : out std_logic_vector(3 downto 0)
    );
end entity;

architecture rtl of AR_register is
    signal reg : unsigned(3 downto 0) := (others => '0');
begin

process(clk)
begin
    if rising_edge(clk) then

        if (m2='0' and m1='1') then
            reg <= (others => '0');  -- Reset

        elsif (m2='1' and m1='1') then
            reg <= unsigned(e);      -- Load

        elsif (m2='1' and m1='0') then
            reg <= reg - 3;          -- Decrement by 3

        elsif (m2='0' and m1='0' and m0='1') then
            reg <= reg(2 downto 0) & serial_in;  -- Shift left

        else
            reg <= reg;              -- Hold
        end if;

    end if;
end process;

Z <= std_logic_vector(reg);

end architecture;

```

*Figure 39:Code VHDL AR_Registre*

Ce code décrit un registre multifonction synchrone à 4 bits, implémentant les opérations de chargement parallèle, décalage à gauche, décrémentation et remise à zéro, en fonction des signaux de contrôle m2, m1 et m0.

Code test bench

AR_register.vhd AR_register_tb.vhd

```vhdl
library ieee;
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;

entity AR_register_tb is
end entity;

architecture tb of AR_register_tb is

    -- Component declaration
    component AR_register
        port(
            clk : in std_logic;
            m2, m1, m0 : in std_logic;
            e : in std_logic_vector(3 downto 0);
            serial_in : in std_logic;
            Z : out std_logic_vector(3 downto 0)
        );
    end component;

    -- Signals
    signal clk : std_logic := '0';
    signal m2, m1, m0 : std_logic := '0';
    signal e : std_logic_vector(3 downto 0) := (others => '0');
    signal serial_in : std_logic := '0';
    signal Z : std_logic_vector(3 downto 0);

begin

    -- Instantiate DUT
    uut: AR_register
        port map(
            clk => clk,
            m2 => m2,
            m1 => m1,
            m0 => m0,
            e => e,
            serial_in => serial_in,
            Z => Z
        );

    -- Clock generation (10 ns period)
    clk_process : process
    begin
        while true loop
            clk <= '0';
            wait for 5 ns;
            clk <= '1';
            wait for 5 ns;
        end loop;
    end process;

    -- Stimulus process
    stim_proc: process
    begin
```

AR_register.vhd AR_register_tb.vhd

```vhdl
        -- 1. RESET (01x)

        e <= "1111";
        m2 <= '0'; m1 <= '1'; m0 <= '0';
        wait for 10 ns;


        -- 2. LOAD parallèle (11x)

        e <= "1010";
        m2 <= '1'; m1 <= '1'; m0 <= '0';
        wait for 10 ns;


        -- 3. HOLD (000)

        m2 <= '0'; m1 <= '0'; m0 <= '0';
        wait for 10 ns;


        -- 4. SHIFT LEFT avec serial_in = 0 (001)

        serial_in <= '0';
        m2 <= '0'; m1 <= '0'; m0 <= '1';
        wait for 10 ns;


        -- 5. SHIFT LEFT avec serial_in = 1

        serial_in <= '1';
        wait for 10 ns;


        -- 6. DECREMENT -3

        m2 <= '1'; m1 <= '0'; m0 <= '0';
        wait for 10 ns;


        -- 7. TEST WRAP-AROUND
        -- Charger petite valeur puis décrémenter

        e <= "0001";                -- 1
        m2 <= '1'; m1 <= '1';       -- Load
        wait for 10 ns;

        m2 <= '1'; m1 <= '0';       -- Decrement -3
        wait for 10 ns;



        --RESET (01x)

        m2 <= '0'; m1 <= '1'; m0 <= '0';
        wait for 10 ns;


        wait;

    end process;
```

*Figure 40:Code AR_registre Test bench*

Banc de test (testbench) utilisé pour la validation du registre AR,Le testbench génère différentes séquences d'entrée afin de couvrir l'ensemble des cas de fonctionnement du registre.

Contenues fichier .sdc

AR_register.sdc

```
# ####################################################################
# Fichier de contraintes - AR_register
# ####################################################################

# Unités
set_time_unit -picoseconds
set_load_unit -femtofarads

# Conditions de fonctionnement
set_operating_conditions -max_library PVT_1P1V_0C -min_library PVT_0P9V_125C

# =========================
# Horloge
# =========================

set clk "clk"
create_clock -period 10000 -name $clk [get_ports clk]

# =========================
# Incertitudes horloge
# =========================

set_db [get_clocks $clk] .clock_setup_uncertainty 100
set_db [get_clocks $clk] .clock_hold_uncertainty  30

# =========================
# Délais entrées
# =========================

set_input_delay 500 -clock $clk [remove_from_collection [all_inputs] [get_ports clk]]

# =========================
# Délais sorties
# =========================

set_output_delay 500 -clock $clk [all_outputs]

# =========================
# Charge sortie
# =========================

set_load 10 [all_outputs]

```

*Figure 41: Contenues fichier .SDC*

Le fichier SDC permet de définir les paramètres critiques du design, incluant la période d'horloge, les incertitudes de setup et de hold, ainsi que les délais d'entrée/sortie. Ces contraintes guident les outils Cadence dans l'optimisation du circuit afin de satisfaire les exigences de timing et d'assurer une implémentation fiable.

Netlist générer après la synthèse

AR_register_m.v

```
// Generated by Cadence Genus(TM) Synthesis Solution 18.10-p003_1
// Generated on: Mar 27 2026 15:25:26 EDT (Mar 27 2026 19:25:26 UTC)

// Verification Directory fv/AR_register

module AR_register(clk, m2, m1, m0, e, serial_in, Z);
  input clk, m2, m1, m0, serial_in;
  input [3:0] e;
  output [3:0] Z;
  wire clk, m2, m1, m0, serial_in;
  wire [3:0] e;
  wire [3:0] Z;
  wire UNCONNECTED, n_0, n_1, n_2, n_3, n_4, n_5, n_6;
  wire n_7, n_8, n_9, n_10, n_11, n_12, n_13, n_14;
  wire n_15, n_16, n_17, n_18;
  DFQD1 \reg_reg[3] (.CP (clk), .D (n_18), .Q (Z[3]));
  DFKSND1 \reg_reg[2] (.CP (clk), .D (n_8), .SN (n_16), .Q (Z[2]), .QN
       (UNCONNECTED));
  AO221D0 g768__8780(.A1 (n_11), .A2 (Z[3]), .B1 (n_14), .B2 (e[3]), .C
       (n_17), .Z (n_18));
  MOAI22D1 g771__4296(.A1 (n_9), .A2 (Z[3]), .B1 (n_15), .B2 (Z[2]),
       .ZN (n_17));
  AOI222D0 g769__3772(.A1 (n_5), .A2 (Z[2]), .B1 (n_15), .B2 (Z[1]),
       .C1 (e[2]), .C2 (n_14), .ZN (n_16));
  DFQD1 \reg_reg[1] (.CP (clk), .D (n_13), .Q (Z[1]));
  AO221D0 g773__1474(.A1 (n_15), .A2 (Z[0]), .B1 (n_14), .B2 (e[1]), .C
       (n_7), .Z (n_13));
  AO221D0 g778__4547(.A1 (n_10), .A2 (Z[0]), .B1 (n_14), .B2 (e[0]), .C
       (n_2), .Z (n_12));
  AO221D0 g774__9682(.A1 (n_6), .A2 (n_3), .B1 (n_4), .B2 (Z[2]), .C
       (n_10), .Z (n_11));
  INVD1 g775(.I (n_8), .ZN (n_9));
  AO22D0 g779__2683(.A1 (n_6), .A2 (n_1), .B1 (Z[1]), .B2 (n_10), .Z
       (n_7));
  AO21D1 g776__1309(.A1 (n_4), .A2 (n_3), .B (n_10), .Z (n_5));
  INR3D0 g777__6877(.A1 (n_6), .B1 (Z[2]), .B2 (n_3), .ZN (n_8));
  AO22D0 g780__2900(.A1 (n_15), .A2 (serial_in), .B1 (n_0), .B2 (n_6),
       .Z (n_2));
  HA1D0 g781__2391(.A (Z[1]), .B (Z[0]), .CO (n_3), .S (n_1));
  INR3D0 g782__7675(.A1 (m0), .B1 (m2), .B2 (m1), .ZN (n_15));
  NR3D0 g783__7118(.A1 (m1), .A2 (m2), .A3 (m0), .ZN (n_10));
  AN2XD1 g784__8757(.A1 (n_4), .A2 (m2), .Z (n_6));
  AN2XD1 g785__1786(.A1 (m2), .A2 (m1), .Z (n_14));
  INVD1 g786(.I (m1), .ZN (n_4));
  DFD1 \reg_reg[0] (.CP (clk), .D (n_12), .Q (Z[0]), .QN (n_0));
endmodule
```

*Figure 42:Netlist généréeapres la synthèse*

Cette netlist représente le circuit sous forme de connexions entre portes logiques, utilisée pour les étapes suivantes du flot de conception.